Durchbruchspannung MOSFET bestimmen

Zwecks Qualitätssicherung plane ich, die Spannungsfestigkeit (Uds max) von eingesetzten MOSFETs zu bestimmen.

Hat jemand Kenntnis von der hierzu angesagten Messmethode? Kann der Durchbruch zerstörungsfrei mit einem Transistor-Kennlinienschreiber wie bei einem bipolaren Transistor ermittelt werden?

Danke für alle entsprechenden Tipps.

Gruss Udo

Reply to
Udo Piechottka
Loading thread data ...

Hallo Udo,

Wird bei dicken MOSFET meist mit 250uA Limit gemessen. Etwas Lesestoff dazu:

formatting link
Ansonsten einmal Winfield Hill, einen der Autoren von Art of Electronics in sci.electronics.design fragen. Er und einige andere dort kennen sich bestens mit dieser Materie aus.

Warum bis zum Avalanche messen? Reicht es nicht, bis an die Datenblattgrenze zu testen?

Reply to
Joerg

Bitte nicht doppelte Posts machen, sondern Cross Post. Wdhlg aus anderer NG:

Wird bei dicken MOSFET meist mit 250uA Limit gemessen. Etwas Lesestoff dazu:

formatting link
Ansonsten einmal Winfield Hill, einen der Autoren von Art of Electronics in sci.electronics.design fragen. Er und einige andere dort kennen sich bestens mit dieser Materie aus.

Warum bis zum Avalanche messen? Reicht es nicht, bis an die Datenblattgrenze zu testen?

Reply to
Joerg

Joerg schrieb:

Ja, prima. Genau so eine Spec habe ich gesucht.

Eigentlich schon. Ich finde es auch sehr informativ, wie eng die Grenzen zwischen Spezifikation und Realität liegen. Aber im Grunde hast Du recht.

Danke - Gruss Udo

Reply to
Udo Piechottka

Hallo Udo,

Das streut ziemlich. FETs benutze ich nicht oft, aber bei BJT habe ich welche gehabt, die mit 300V angegeben waren, aber Avalanche erst ueber

500V eintrat. Manchmal benutzt man Avalanche bewusst, um rasend steile Flanken auf die billige zu erzeugen.

Auch bei Keramik-C haben Leute schon 63V Typen bis ueber 100V getrieben. ohne das etwas passierte. Sollte man natuerlich nie in einem Design tun.

Nochmals meine Bitte: Nicht doppelte Posts, sondern Cross-Post.

Reply to
Joerg

Ich würde vermuten nein, weil man bei der Spannungsdifferenz langsam auch niederige Ströme und charge trapping Richtung Gate bekommt. IRF gibt in Applikationnotes für die ESD-Festigkeit des Gates ( das nominell ja nur 20Vmax hat ) glaube ich gemessene 80V an wo dann langsam geringer Strom einsetzt.

MfG JRD

Reply to
Rafael Deliano

Am Fri, 26 Jan 2007 01:34:40 +0100 schrieb Udo Piechottka :

Bei BUZ71 oder BUZ72 habe ich mal 65V statt 50V und 120V statt 100V gemessen. War dynamisch in einer Sperrschwingerschaltung. Der 50V Typ wurde sehr heiß, da sah ich, daß die Spikes bis 65V gingen -> 100V Transistor genommen, doch leider: Spikes jetzt bis 120V. Transistor wurd immer noch heiß.

Reply to
Martin Lenz

PolyTech Forum website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.