n-MOS Stromspiegel

Hallo,

ich bereite mich gerade auf eine Klausur vor und habe eine ältere Klausuraufgabe gerechnet. Leider habe ich keine Lösungen dazu.

Es geht um die Dimensionierung einer Schaltung mit MOS-Transistoren (n-Kanal Enhancement) und den Vergleich zweier Varianten.

+-----------------+--------o U_b | | R1 R2 | | | +--------o U_out +-------+ | | | | +--| | | | |--+ T2 | |--+----| | T1B +--+ | | | | GND GND

Ich hoffe, dass die Ascii-Zeichnung halbwegs erkennbar ist ;-). Eine hübschere Darstellung, die beide Varianten beinhaltet, habe ich hochgeladen. Die Zeichnung beinhaltet auch alle Werte und die Arbeitspunkte laut Spice-Simulation.

Zunächst war die Schaltung ohne den Transistor T2 und stattdessen mit einem Widerstand R3 angegeben. Über den Spannungsteiler aus R1 und R3 wurde dann U_gs für den Transistor T1A eingestellt, damit sich ein bestimmter Drain-Strom I_d einstellt (Transistor in Sättigung).

Nun ist es ja so, dass durch Fertigungstoleranzen Bauteilparameter schwanken können, z.B. die Steilheitskonstante \beta des Transistors. Dies führt dann zu einem anderen Drain-Strom I_d im Arbeitspunkt und somit auch zu einer anderen Ausgangsspannung U_out.

Dann wurde die Schaltung zur obigen Variante modifiziert. Die beiden Transistoren T1B und T2 bilden einen Stromspiegel, wenn mich nicht alles täuscht. Die Transistoren unterscheiden sich nur in der Gateweite W.

Und nun komme ich zu meiner Frage ;-).

Wie funktioniert dieser Stromspiegel? Warum stellt sich fast der gleiche Arbeitspunkt ein, wenn ich das Verhältnis der Gateweiten so anpasse, dass es dem Verhältnis von Querstrom im Spannungsteiler und dem Drain-Strom der ersten Schaltung entspricht?

Irgendetwas muss ich übersehen...

Danke und viele Grüße, Christian